Նվիրատվություններ Սեպտեմբերի 15 2024 – Հոկտեմբերի 1 2024
Դրամահավաքի մասին
գրքերի որոնում
գրքեր
Նվիրատվություններ:
66.9% իրականացված է
Մուտք գործել
Մուտք գործել
մուտք գործելուց հետո օգտատերերին հասանելի են․
անհատականացված առաջարկություններ
Telegram բոտ
ներբեռնումների պատմությունը
էլ. փոստին կամ Kindle-ին ուղարկումը
հավաքածուների կառավարումը
ընտրյալներին պահպանումը
Անձնական
Գրքերի հարցումներ
Ուսումնասիրում
Z-Recommend
Գրքերի հավաքածու
Ամենահայտնի
Կատեգորիաներ
Մասնակցություն
Աջակցել
Ներբեռնումներ
Litera Library
Նվիրաբերել թղթե գրքեր
Ավելացնել թղթե գրքեր
Search paper books
Իմ LITERA Point-ը
Բանալի բառերի որոնում
Main
Բանալի բառերի որոնում
search
1
Altera系列FPGA芯片IP核详解
电子工业出版社
刘东华
altera
fpga
megawizard
quartus
lpm
function
vhdl
verilog
manager
hdl
flash
plug
errr
pras
rrr
shift
ahdl
altfp
ddr
fea
fifo
pci
ebs
express
hehe
10b
_syn.v
abr
atg
avalon
bbe
bes
bik
cmp
ddr2
dqs
ean
fre
iph
lvds
mbps
nco
sce
scr
sdram
signaltap
sopc
viterbi
zea
0toz
Տարի:
2014
Լեզու:
chinese
Ֆայլ:
PDF, 208.94 MB
Ձեր թեգերը:
0
/
5.0
chinese, 2014
2
基于Quartus II FPGA/CPLD 设计
北京:电子工业出版社
李洪伟,袁斯华编著
quartus
fpga
altera
cpld
vhdl
hdl
verilog
plug
megawizard
settings
stratix
hardcopy
manager
ahdl
rra
sce
senses
sopc
tools
processing
cyclone
rrr
coc
edit
lpm
synthesis
timing
abr
arb
arr
bes
bie
bse
cesses
device
editor
megafunction
prr
rse
sram
tesy
update
wizard
analysis
brr
clb
edif
ener
eprom
fea
Տարի:
2006
Լեզու:
chinese
Ֆայլ:
PDF, 35.92 MB
Ձեր թեգերը:
0
/
0
chinese, 2006
3
Программирование логических интегральных схем
ТУСУР
Крюков Я. В.
модуля
рисунок
clk
рис
input
помощью
сигнал
сигналов
проекта
operanda
verilog
сигналы
reset
триггер
signaltap
памяти
output
сигнала
фильтра
assign
module
проект
создайте
endmodule
operandb
модуль
данных
триггера
память
регистр
логического
вход
posedge
окне
симуляции
уровня
файл
modelsim
анализатора
входные
входных
модулей
delay_pipe
segments
выход
логических
состояние
языке
megawizard
окно
Լեզու:
russian
Ֆայլ:
PDF, 2.03 MB
Ձեր թեգերը:
0
/
0
russian
4
基于Quartus II的FPGA/CPLD设计
电子工业出版社
袁斯华,李洪伟编著
quartus
fpga
altera
verilog
hdl
cpld
vhdl
signaltap
rrr
arr
stratix
rra
stp
hardcopy
rea
systemc
ren
superlog
unused
manager
megawizard
plug
sram
synthesis
fre
lpm
sopc
ahdl
analysis
analyzer
arh
clock
mrr
srr
brr
prr
rhe
aeh
cyclone
hra
nnn
rrb
settings
sra
blaster
map
port
rarer
ril
rma
Տարի:
2006
Լեզու:
chinese
Ֆայլ:
PDF, 6.54 MB
Ձեր թեգերը:
0
/
0
chinese, 2006
1
Հետևեք
այս հղմանը
կամ որոնեք @BotFather բոտը Telegram-ում
2
Ուղարկեք /newbot հրամանը
3
Նշեք ձեր բոտի անունը
4
Նշեք բոտի օգտատիրոջ անունը
5
Պատճենեք վերջին հաղորդագրությունը BotFather-ից և տեղադրեք այն այստեղ
×
×